Nama : Gaitsha Azzahra Devitrya

Kelas : 2A-TNK

NIM : 23344012

Minggu : 13

Tanggal : Rabu, 20 November 2024

Teori 13:

ANALISA DAN SINTESA RANGKAIAN SIKUENSIAL

1. Analisa Rangkaian Sikuensial

   Analisa rangkaian sikuensial adalah proses untuk memahami bagaimana sebuah rangkaian bekerja berdasarkan input dan kondisi awal (state awal), serta menentukan keluaran (output) dan state berikutnya. Proses analisis bertujuan untuk membuat deskripsi matematis atau logis tentang perilaku rangkaian.

   Prosedur :

   1. Tentukan persamaan output rangkaian, dari persamaan output dapat ditentukan rangkaian Mealy atau Moore. Jika output z mengandung input X, maka rangkaian Mealy. Dan jika output z tidak mengandung input X, maka rangkaian Moore.
   2. Tentukan persamaan input Flip flop.
   3. Buat state table, dengan cara menentukan NS setiap FF (subtitusi keaadaan input dan PS ke persamaan input FF dan persamaan output.
   4. Buat state diagram rangkaian.
2. Sintesa rangkaian sikuensial

   Sintesa rangkaian sikuensial adalah proses perancangan rangkaian dari deskripsi perilaku atau spesifikasi tertentu. Proses ini bertujuan untuk mengembangkan rangkaian yang memenuhi persyaratan fungsional dengan menggunakan flip-flop dan gerbang logika.

   Prosedur :

   1. Membuat state table
   2. Menentukan persamaan input dan output menngunakan K-Map

3. Membuat rangkaian sesuai dengan persamaan yang sudah di dapat

3. State Reduction

State reduction adalah proses menyederhanakan tabel atau diagram state dalam sebuah rangkaian logika atau rangkaian sekuensial dengan mengurangi jumlah state tanpa mengubah fungsi atau perilaku rangkaian. Tujuan utamanya adalah untuk membuat desain lebih efisien dengan menggunakan lebih sedikit flip-flop.

Contoh soal :

Present state	Next State		Output Z
	W=0	W=1	
A	B	C	1
B	D	F	1
C	F	E	0
D	B	G	1
E	F	C	0
F	E	D	0
G	F	G	0

Prosedur :

1. P1 : menulis semua state, (ABCDEFG)
2. P2 : memisahkan state yang memiliki output 1 dan 0, (ABD)(CEFG)
3. P3 : menentukan next state masing-masing kelompok

   (ABD)---W=0---(BDB)

   (ABD)---W=1---(CFG)

   (CEFG)---W=0---(EFEF)

   (CEFG)---W=1---(ECDG), karena D bukan dari kelompok CEFG, dan NS D berasal dari PS F, sehingga pada P3 state F tidak lagi termasuk kelompok CEFG. Sehingga (ABD) (CEG) (F)
4. P4 : melakukan hal yang sama seperti P3

   (ABD)---W=0---(BDB)

   (ABD)---W=1---(CFG), karena F tidak lagi satu kelompok dengan CEG, dan NS berasal dari state B, sehingga pada P4 state B harus di pisahkan.

   (CEG)---W=0---(EFF)

(CEG)---W=1---(ECG)

P4: (AD)(B)(CEG)(F)

5. P5: melakukan kembali hal yang sama hingga tidak terdapat lagi state yang berada pada kelompok berbeda, dan pada P5 semua state sudah sama dengan P4 dan tidak ada yang terpisah lagi. Sehingga hasil akhir dari state reduction soal ini adalah P5 : (AD)(B)(CEG)(F)
6. Kemudian membuat state table dari hasil akhir persamaan yang didapat

Present state	Next State		Output Z
	W=0	W=1	
A	B	C	1
B	A	F	1
C	F	C	0
F	C	A	1

Present state didapat dari persamaan P5 dan hanya memasukan satu perwakilan dari setiap kelompoknya.

4. Konversi bilangan (N ↔ -N)

Konversi bilangan positif (N) menjadi bilangan negatif (−N) sering dilakukan dalam representasi biner. Dalam sistem bilangan biner, ini melibatkan representasi bilangan menggunakan komplemen dua.

Contoh : ubah biner +119 menjadi -119

$+119_{(10)} = + 1\ 1\ 1\ 0\ 1\ 1\ 1\ _{(2)}$

$+119_{(10)} = 0\ 1\ 1\ 1\ 0\ 1\ 1\ 1$ (SM), Signal Magnitude mengubah symbol positif menjadi biner 0 dan symbol negative menjadi 1.

$-119_{(10)} = 1\ 1\ 1\ 1\ 0\ 1\ 1\ 1$ (SM)


$= 1\ 0\ 0\ 0\ 1\ 0\ 0\ 0$ (K'1)

$\underline{\qquad\qquad\qquad\qquad 1\ +}$

$= 1\ 0\ 0\ 0\ 1\ 0\ 0\ 1$ (K'2)

LAB UAS 13:

1. Rangkaian Pembalik Tanda Bilang (N ↔ -N) pada system komplemen 2 yang bekerja secara serial (Gunakan JK-FF)



2. Rangkaian Sequence Detector Non-overlap dengan urutan input X=1011 akan membuat output Z=1(Set), dan urutan input X=10 akan membuat output Z=0(Reset).

